تحقیق در مورد آشنائی با گیت های منطقی

اختصاصی از حامی فایل تحقیق در مورد آشنائی با گیت های منطقی دانلود با لینک مستقیم و پر سرعت .

لینک پرداخت و دانلود *پایین مطلب*
فرمت فایل:Word (قابل ویرایش و آماده پرینت)
تعداد صفحه: 15
فهرست مطالب:

آشنائی با گیت های منطقی

گیت OR

گیت NOT

گیت NOR

گیت انحصاری X-OR

مدارهای مجتمع یا IC     Integrated Circuits

تقویت کننده های عملیاتی

مدارهای مجتمع، مزایا و تقسیم بندی آنها

بلوک دیاگرام تقویت کننده عملیاتی

نیمه هادی های چندلایه ای

ترایاک Triode Ac semi condutor

تشخیص پایه های ترایاک با کمک اهم متر

آشنائی با گیت های منطقی

گیت ها از اجزا تشکیل دهنده یک سیستم دیجیتالی محسوب می شوند. هر گیت یک عمل منطقی را انجام می دهد مانند عدل منطقی AND و امثالهم. اینک سمبل مداری و عمل منطقی چند گیت را توضیح می دهیم.

گیت AND

در مدارات منطقی دو حالت وجود دارد یا ولتاژ داریم که آن را با 1 یا H نشان می دهند.یا ولتاژ نداریم که آن را با O یا L نشان می دهند. در گیت AND زمانی خروجی High است که هر دو ورودی High باشد. برای بررسی حالت های مختلف ورودی و پاسخ آنها در خروجی جدولی به نام صحت رسم می نماییم.

در مدارات الکترونیکی که اعمال منطقی انجام بدهند برای نشان دان مقادیر 0 و 1 از دو تراز ولتاژ استفاده می شود. ولتاژ با دامنه صفر ولت نشان دهنده صفر منطقی با دامنه 5 ولت نشان دهنده یک منطقی است.

طراحی مکانیزم گیت ورودی سه میله ای

اختصاصی از حامی فایل طراحی مکانیزم گیت ورودی سه میله ای دانلود با لینک مستقیم و پر سرعت .

سینماتیک علم حرکت است که حرکت را بدون در نظر گرفتن نیروهای ایجادکنندة آن مطالعه می کند. درمحدودة علم سینماتیک، مکان، سرعت، شتاب، و همة مشتقهای مرتبة بالاتر از متغیرهای مکان (نسبت به زمان یا هر متغیر یا متغیرهای دیگر) بررسی می شود. بدین ترتیب، سینماتیک بازوهای مکانیکی همة ویژگیهای هندسی و وابسته به زمان حرکت را در بر می گیرد.

فهرست

فصل اول :کلیات

1-1 مقدمه 2

1-2 توصیف رابط.. 2

1-3 توصیف اتصال رابط.. 6

1-3-1 رابطهای میانی در زنجیر سینماتیکی. 7

1-3-2 اولین و آخرین رابطها در زنجیر سینماتیکی. 8

1-3-3   پارامترهای رابط.. 9

1-4 قرارداد برای اتصال چهارچوبها به رابطها 9

1-4-1 رابطهای میانی در زنجیر سینماتیکی. 10

1-4-2 اولین و آخرین رابطها در زنجیر سینماتیکی. 11

1-4-3 بیان خلاصة پارامترهای رابط برحسب مشخصات چهارچوب هر رابط.. 12

1-5 تبدیلی کلی برای هر مفصل. 15

1-5-1 ادغام تبدیلهای کلی در زنجیر سینماتیکی. 16

فصل دوم: طراحی مکانیزم گیت ورودی سه میله ای

2-1 مقدمه 19

2-2 گیت های میله ای. 21

2-3 موضوع پروژه 23

2-3-1 فرضیات.. 23

2-3-2 مدل سازی. 24

2-4 تصاویر Autocad مکانیزم مورد نظر: 24

2-5 محاسبات دستی. 25

2-6 شبیه سازی. 27

2-6-1 شبیه سازی مکانیزمی. 30

2-7 شبیه سازی در محیط Adams. 31

2-7-1 اجرای مدل. 36

نتیجه گیری. 49

منابع. 50

بررسی جریان نشتی درین القاء شده از گیت GIDL و کاهش نشت توان با کنترل GIDL در ترانزیستور MOSFET

اختصاصی از حامی فایل بررسی جریان نشتی درین القاء شده از گیت GIDL و کاهش نشت توان با کنترل GIDL در ترانزیستور MOSFET دانلود با لینک مستقیم و پر سرعت .

چکیده:

در بسیاری از طرح های با کارآیی بالای جدید، اهمیت نشت توان مصرفی قابل مقایسه با سرعت کلیدزنی است. گزارش شده است 40% یا حتی بیشتر توان مصرفی کل ناشی از نشت ترانزیستورها می باشد. این درصد با مقیاس بندی تکنولوژی افزایش می یابد مگر اینکه تکنیک های موثری برای کنترل نشتی معرفی گردد، هدف از این مطالعه بهینه سازی و طراحی تکنیک های جدید برای کنترل جریان نشتی درین القاء شده از گیت (GIDL) و به دنبال آن کاهش نشت توان است.

مقدمه:

با پیشرفت سریع در فناوری ساخت افزاره های نیمه هادی، چگالی تراشه ها و سرعت آنها افزایش یافته است. کنترل توان مصرفی در افزاره های قابل حمل مسئله ای اساسی است. توان مصرفی بالا طول عمر باتری موجود در این افزاره ها را کاهش می دهد. کاهش توان تلفاتی حتی برای افزاره های غیرقابل حمل، نیز مهم می باشد زیرا افزایش توان تلفاتی منجر به افزایش چگالی بسته بندی و هزینه های خنک سازی می شود.

افزاره های الکترونیکی قابل حمل به علت پیچیدگی ساختار، بیش از یک تک تراشه VLSI را به خود اختصاص می دهند. بیشتر توان تلفاتی در یک افزاره الکترونیکی قابل حمل، شامل مولفه های غیر دیجیتال است. تکنیک های موثر برای کاهش توان تلفاتی در چنین سامانه هایی که مربوط به قطع یا کاهش مولفه های نشتی است مدیریت توان دینامیک خوانده می شود. در سامانه های قدیمی ممکن است چندین طرح مدیریت توان دینامیک استفاده شود که یکی کردن آنها کار دشواری است و ممکن است نیاز به تکرار خیلی از طرح ها و اشکال زدایی داشته باشد. توان تلفاتی IC مولفه های مختلفی دارد و به نوع عملکرد مدار وابسته است.

اولا، کلیدزنی یا مولفه توان دینامیک در طول مد فعال عملکرد، غالب می شوند. ثانیا، دو منبع نشت اولیه وجود دارد: نشت فعال و نشت حالت انتظار. نشت حالت انتظار ممکن است با تغییر با یاس بدنه یا قطع متناوب توان کوچکتر از نشت فعال شود.

کاهش ولتاژ (VDD) شاید موثرترین روش ذخیره توان به علت وابستگی مربعی توان فعال مدار دیجیتال به منبع ولتاژ باشد. متاسفانه، کاهش VDD، سرعت افزاره را کاهش می دهد زیرا ولتاژ راه انداز گیت، VGS- , VT کاهش می یابد. برای مقابله با این مشکل، یک بهینه سازی روی VDD انجام شده و کمترین کاهش VDD برای اغناع کردن احتیاجات سرعتی مدار به کار گرفته می شود. کاهش منابع ولتاژ، در هر تولید تکنولوژی به کاهش توان تلفاتی دینامیک مدارهای منطقی CMOS کمک می کند. کاهش منابع ولتاژ، تأخیر گیت ها را افزایش می دهد مگر اینکه ولتاژ آستانه ترانزیستورها نیز کاهش یابد که این نیز موجب افزایش جریان نشتی ترانزیستورها می شود. در نتیجه کاهش VDD تلفات توان دینامیک را کاهش می دهد ولی تلفات توان استاتیک را زیاد می کند. بنابراین یک مصالحه واضح بین نشت حالت خاموش (توان استاتیک) و توان فعال (توان دینامیک) برای کاربردهای مشخص وجود دارد، که منجر به دقت در انتخاب VT و VDD می شود. مجتمع سازی افزاره منجر به ترکیب بسیاری از وظایف روی یک تراشه می شود، بنابراین فهم نقطه بهینه و قابل کاربرد VT و VDD برای همه بلوک های مداری روی یک تراشه سخت و مشکل می باشد. در نتیجه، تکنیک های طراحی، می توانند با بلوک های مداری تغییر کنند.

تعداد صفحه : 106