موضوع فارسی :مدل دسترسی به حافظه برای معماری بسیاری از هسته بسیار رشته
موضوع انگلیسی :<!--StartFragment -->
A memory access model for highly-threaded many-core architectures
تعداد صفحه :14
فرمت فایل :PDF
سال انتشار :2015
زبان مقاله : انگلیسی
تعدادی از بسیار رشته ای، معماری بسیاری از هسته پنهان تاخیر حافظه دسترسی زمینه کم سربار تغییر در میان تعداد زیادی از موضوعات. افزایش سرعت برنامه در این ماشین بستگی دارد که چگونه به خوبی تاخیر پنهان است. اگر تعداد موضوعات نامحدود بود، به لحاظ نظری، این دستگاه می تواند عملکرد پیش بینی شده توسط تجزیه و تحلیل کالسکه از این برنامه فراهم می کند. با این حال، تعدادی از موضوعات در هر پردازنده بی نهایت است، و توسط هر دو سخت افزار و محدودیت الگوریتمی محدود شده است. در این مقاله، ما مدل موضوعی حافظه بسیاری از هسته (TMM) است که به معنای به تصرف خود در ویژگی های مهم این بسیار رشته ای، ماشین آلات بسیاری از هسته را معرفی نماید. از آنجا که ما برخی از پارامترهای مدل دستگاه مهم از این دستگاه، ما انتظار داریم تجزیه و تحلیل تحت این مدل به ارائه یک پیش بینی عملکرد دانه ریز تر و دقیق تر از تجزیه و تحلیل کالسکه است. ما تجزیه و تحلیل 4 الگوریتم برای کلاسیک تمام جفت کوتاهترین مسیر زیر این مدل است. ما که حتی زمانی که دو الگوریتم دارای عملکرد کالسکه همان، مدل ما پیش بینی عملکرد های مختلف برای برخی از تنظیمات پارامترهای ماشین. به عنوان مثال، برای گرافهای متراکم، الگوریتم برنامه نویسی پویا و الگوریتم جانسون دارای عملکرد مشابه در مدل کالسکه. با این حال، مدل ما پیش بینی عملکرد های مختلف برای بزرگ تاخیر به اندازه کافی حافظه دسترسی و تایید شهود که الگوریتم برنامه نویسی پویا بهتر بر روی این دستگاه انجام می دهد. ما اعتبار چندین پیشگویی های ساخته شده توسط مدل ما با استفاده از اندازه گیری های تجربی در یک فوریتی برای بسیار رشته ای، دستگاه بسیاری از هسته
